A Samsung Electronics anunciou o desenvolvimento do primeiro transistor de efeito de campo empilhado em 3D do mundo com passo de porta de 42 nanômetros (nm). A tecnologia foi apresentada durante o Simpósio VLSI 2026, realizado em Honolulu, no Havaí, e garantiu à empresa o prêmio de Melhor Artigo da conferência.
O trabalho foi desenvolvido pela Equipe de Desenvolvimento de Tecnologia Lógica do Centro de Pesquisa e Desenvolvimento de Semicondutores da companhia e superou mais de mil submissões apresentadas ao evento.
Segundo a Samsung, a inovação representa um avanço importante para a próxima geração de chips voltados à inteligência artificial (IA) e computação de alto desempenho.
Tecnologia reduz limite de miniaturização dos chips
O principal destaque do projeto é a redução do passo de porta para 42 nanômetros, abaixo do padrão anterior da indústria, que era de 48 nanômetros.
O passo de porta corresponde à distância entre os centros das portas de transistores adjacentes. Quanto menor esse espaço, maior pode ser a densidade de componentes dentro de um chip.
A equipe também desenvolveu uma estrutura de nanofolhas empilhadas em três camadas tanto na parte superior quanto na inferior do dispositivo.
Outra inovação foi a criação do método RBC (RX Bounded Contact), que conecta os transistores empilhados por um caminho vertical direto. A solução substitui o modelo convencional, que utiliza conexões laterais mais complexas.
Evolução leva conceito do V-NAND para chips lógicos
A Samsung afirmou que a nova arquitetura amplia para os semicondutores lógicos a estratégia de integração vertical que revolucionou o mercado de memórias.
Essa abordagem já é utilizada em tecnologias como o V-NAND, empregado em unidades de armazenamento flash, e nas memórias DRAM de alta largura de banda.
Segundo WookHyun Kwon, engenheiro sênior da Equipe de Desenvolvimento de Tecnologia Lógica, a evolução era considerada um passo natural para o setor.
Ao empilhar transistores verticalmente, a arquitetura reduz uma das principais limitações do escalonamento horizontal tradicional: a necessidade de diminuir continuamente os espaços isolantes entre os componentes, o que pode comprometer a confiabilidade elétrica dos circuitos.
Chips podem dobrar densidade e eficiência energética
De acordo com a fabricante sul-coreana, a nova tecnologia tem potencial para dobrar a densidade de transistores e a eficiência energética quando comparada aos métodos convencionais de evolução dos chips.
Atualmente, cada nova geração de semicondutores costuma oferecer ganhos médios de aproximadamente 15% em desempenho.
Com a arquitetura tridimensional, a expectativa é alcançar avanços significativamente maiores, especialmente em aplicações ligadas à inteligência artificial, centros de dados e computação de alto desempenho.
Segundo Donghoon Hwang, integrante da equipe responsável pelo projeto, a solução foi concebida para atender à crescente demanda por chips mais potentes, compactos e eficientes energeticamente.
Próxima etapa será validar circuitos completos
Apesar dos resultados promissores, a tecnologia ainda está em fase de desenvolvimento.
Os próximos testes incluem a construção de osciladores em anel e blocos de memória SRAM para verificar se os transistores empilhados conseguem operar como circuitos completos.
A validação dessas etapas será fundamental para determinar a viabilidade da tecnologia em futuras linhas de produção comercial.
Caso os testes sejam bem-sucedidos, a inovação poderá influenciar diretamente a próxima geração de processadores voltados para inteligência artificial, dispositivos móveis e sistemas de computação avançada.
